## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-283584

(43)Date of publication of application: 12.10.2001

(51)Int.CI.

G11C 11/22 H01L 21/8244 H01L 27/11 H01L 27/105

(21)Application number: 2001-033986

23.06.1993

(71)Applicant : HITACHI LTD

(72)Inventor: TAKEUCHI MIKI

MATSUNO KATSUMI NAKAGOME YOSHINOBU

**AOKI MASAKAZU** 


## (54) SEMICONDUCTOR MEMORY

#### (57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To provide a ferroelectric memory having similar constitution to a SRAM and also having high integration, high reliability, and high speed characteristics.

SOLUTION: This memory comprises flip-flop circuits provided at intersections of plural word lines (WL13, WL13B) and data lines (DL13, DL13B), and in which accumulation electrodes of two capacitors are coupled respectively to information accumulation node (ST13, ST13B). a first potential and a second potential are applied to the accumulation electrodes of the capacitors, while a third potential (Vcc/2) is applied to a plate electrodes of the capacitors. The flip-flop circuit comprises a first inverter having a first input node (ST13) and a first output node (ST13B) and a second inverter making two nodes connected to the ST13 and the ST13B as a second input node and a second output node. On the other hand, the accumulation electrode of the one side of capacitors is connected to the ST13 and



the accumulation electrode of the other side of capacitors is connected to the ST13B.

## **LEGAL STATUS**

[Date of request for examination]

09.02.2001

[Date of sending the examiner's decision of

26.12.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

# (12)公開特許公報(A)

## (II)特許出願公開番号 特開2001-283584

(P2001-283584A) (43)公開日 平成13年10月12日(2001.10.12)


(51) Int. Cl. 7	識別記号	F.					テーマコート	(参考)
G11C 11/22	501	G1 1	C 11/	22	501	Α		
					501	L		
					501	Q		
H01L 21/8244		H01	L 27/	10	381			
27/11					444	В		
		審査請求	請	求項の数 2	OL	(全9頁)	最終頁	に続く
(21)出願番号	特願2001-33986(P2001-3398	6) (71)	出願ノ	00000510	08			
(62)分割の表示	特願平5-151917の分割	株式会社日立製作所						
(22) 出顧日	平成5年6月23日(1993.6.23)	東京都千代田区神田駿河台四丁目6番地						
		(72)	発明者	皆 竹内 朝	È			
				東京都国	分寺市	東恋ケ窪1	丁目280番	地
			株式会社日立製作所中央研究所内					
		(72)	発明者	針 松野 勝	松野 勝己 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内			
		.						
		(74)	代理人					
				弁理士	磯村	雅俊 (外	1名)	
							最終頁	に続く

### (54) 【発明の名称】半導体メモリ

#### (57)【要約】

【課題】SRAMに類似の構成を持ち、高集積・高信頼性かつ高速の強誘電体メモリを提供する。

【解決手段】複数のワード線(WL13, WL13B)と複数のデータ線(DL13, DL13B)の交点に設けられ、二個のキャパシタの蓄積電極が情報蓄積ノード(ST13, ST13B)に各々結合されるフリップフロップ回路を含む。キャパシタの蓄積電極に第1電位と第2電位を印加するとともに、キャパシタのプレート電極に第3電位(Vcc/2)を印加する。フリップフロップ回路は、第1入力ノード(ST13)と第1出力ノード(ST13B)を持つ第1インバータと、ST13、ST13Bに接続された二つのノードを第2入カノード、第2出力ノードとする第2インバータとを含んでいる。一方のキャパシタの蓄積電極がST13Bに接続される。のキャパシタの蓄積電極がST13Bに接続される。



#### 【特許請求の範囲】

【請求項1】 複数のワード線と複数のデータ線の交点 に設けられ、強誘電材料を絶縁膜として使用する二個の キャパシタと前記二個のキャパシタの蓄積電極がその情 報蓄積ノードに各々結合されるフリップフロップ回路を 含む複数のメモリセルと、

前記複数のメモリセルの各メモリセルのキャパシタの蓄 積電極に第1電位または第2電位を印加するための手段 ٤,

前記複数のメモリセルの各メモリセルのキャパシタのプ 10 レート電極に、前記第1電位と第2電位の間の電位であ る第3電位を印加するための手段を備えることを特徴と する半導体メモリ。

【請求項2】 請求項1記載の半導体メモリにおいて、 前記フリップフロップ回路は、第1入力ノードと第1出 カノードを持つ第1インバータと、前記第1出カノード に接続された第2入カノードと前記第1入カノードに接 続された第2出力ノードを持つ第2インバータとを含

前記二個のキャパシタのうち一方のキャパシタの前記蓄 20 積電極が前記第1入力ノードに接続され、他方のキャパ シタの前記蓄積電極が前記第1出力ノードに接続される ことを特徴とする半導体メモリ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、強誘電体を用いた 不揮発性の半導体メモリに関し、特に最新の情報を不揮 発情報として保持でき、高集積・高信頼性かつ高速動作 を実現する強誘電体メモリに関する。

#### [0002]

【従来の技術】強誘電体を用いたメモリ、フェロ・エレ クトリック・ランダム・アクセス・メモリ(FERA M) は、強誘電体の分極方向で記憶を行う不揮発メモリ である。図2は、このようなFERAMの一例として、 特開平3-283176号公報に述べられているアレー 構成を示したものである。従来のダイナミック・ランダ ム・アクセス・メモリ (DRAM) と同様に、メモリセ ルは1トランジスタ1キャパシタからなる。 所望のセル に不揮発情報を書き込むには、トランジスタを選択的に オン状態にして所望のキャパシタの一方の電極をデータ 40 線、たとえばDL (j)に接続した後、DL(j)を0ま たはVccとする。すると、プレート線はVcc/2の 電位にあるので、所望の強誘電体キャパシタに選択的に 電界がかかり、不揮発情報に対応する分極が生じる。こ の分極方向は、強誘電体の特性として、電源を切っても 失われない。一方、セルの不揮発情報を読出すには、た とえば、データ線DL(j)を0Vに充電した後、フロ ーティング状態にし、その後トランジスタを選択的にオ ン状態にする。すると、プレート線はVcc/2の電位

かる。この電界は常に一定方向であり、不揮発情報に対 応して、強誘電体の分極方向をそのまま維持する場合 と、反転させる場合とがある。そして、分極が反転する 場合には、メモリセルへの大きな電流の流れ込みがあ る。この流れ込み電流を、たとえば、特開平3-283 176号公報に述べられている方法で検知すれば、不揮 発情報を読み出すことができる。ところが、上記説明か ら明らかなように、不揮発情報を読出す度に、強誘電体 の分極方向は1方向にそろうので、情報の再書き込みが 必要である。そして、分極が反転する方向の記憶状態に ある場合、読み出し動作の度に2回の分極反転を必ず経 る必要がある。一方、強誘電体キャパシタは分極反転の 度に劣化していき、ついには、電圧が印加されていない 時に分極を維持することができなくなることが知られて いる。したがって、FERAMが高信頼性の不揮発メモ リであるためには、分極反転の回数はできるだけ少ない 方が良い。また、別の問題として、分極の反転には一定 の時間を要するため、その分読み出し速度が遅くなると いう問題もある。分極反転に伴う強誘電体膜の劣化、お よび読み出し速度の低下の問題を解決する方法として、 特開平3-283176号公報には、次の方法が提案さ れている。すなわち、通常の動作時にはプレート線を、 たとえばVccにしてDRAMとして用い、電源をオフ する前に上記FERAM售き込み動作により不揮発情報 として格納する。プレート線をVccにすれば、蓄積部 の電位 0 または V c c に対していずれの場合も情報が反 転することがなく、したがって、強誘電体キャパシタの 劣化の問題を回避でき、読み出し速度の低下もない。次 に電源をオンするときに、上記FERAM動作により不 揮発情報を読み出せば、実効的に不揮発メモリとして機 能させることができる。

## [0003]

30

【発明が解決しようとする課題】しかしながら、上記D RAM、FERAM両用方式では、揮発情報から不揮発 情報への変換動作が複雑であるという問題があった。す なわち、すべてのメモリセルについて、まずDRAM動 作で情報を読み出した後、その情報に対応してFERA M動作で不揮発情報として格納する必要がある。特に、 不慮の事故によって電源がオフ状態となった場合、以上 の変換動作を速やかに終了させることは極めて困難であ る。上記方式においてDRAMとして用いている期間に は、強誘電体の分極はすべて1方向に揃っているので、 不慮の電源オフに伴い、記憶情報がすべて失われてしま うことになる。また、携帯機器など、小規模なシステム において本メモリを用いる場合、電源オフ時のパックア ップ用電源等を用いた冗長な終了手続きは望ましくない という問題もある。このような問題を解決する方法とし て、スタティック・ランダム・アクセス・メモリ (SR AM)とFERAMとを組み合わせた方法が、たとえば にあるので、選択された強誘電体キャパシタに電界がか 50 特開平1-66899号公報において提案されている。

この方法では、SRAMの2つの記憶ノードそれぞれ に、トランジスタを介して強誘電体キャパシタを接続す る。通常動作時には、上記トランジスタをオフ状態にし てSRAMとして動作させ、必要に応じてトランジスタ をオン状態にして強誘電体キャパシタに接続し不揮発情 報として格納する。不意の事故によって電源がオフした 場合でも、少なくとも最も最近に格納した不揮発情報は 維持されているので、次の作業はその時点から再開すれ ば良い。しかし、この方式においては、揮発メモリと不 揮発メモリとを分離するための余分のトランジスタが必 10 要であり、メモリセル面積の増大を招くという問題があ った。本発明の目的は、このような問題点を改善し、D RAMと同じ1トランジスタ1キャパシタからなる構成 でありながら、分極反転による強誘電体キャパシタの劣 化を緩和でき、かつ不意の事故によって電源がオフした 場合でも、最新の情報が不揮発情報として保持される、 高集積・高信頼性かつ高速動作の不揮発メモリ(強誘電 体メモリ)を提供することにある。また、SRAMと同 様なメモリセル構成で、余分のトランジスタなしに髙信 頼性かつ高速動作の不揮発メモリ(強誘電体メモリ)を 20 提供することにある。

#### [0004]

【課題を解決するための手段】上記目的を達成するた め、本発明の強誘電体メモリは、少なくとも一つのトラ ンジスターつの強誘電体キャパシタとから構成されるメ モリセルを複数個有する半導体メモリにおいて、通常は 揮発メモリ、たとえばDRAMとして読み出し・書き込 み動作を行ない、電源オフ時にはプレート電位を速やか にグラウンド電位(0V)にするための手段(プリチャ ージ回路、電源電位検知回路、プレート電位供給回路 等)を設けたことに特徴がある。ただし、プレート電位 はVcc/2とし、読み出し時のデータ線プリチャージ 電位も同じくVcc/2とする。また、より信頼性を向 上させるため、プレートが共通のワード線に接続されて いるメモリセルに対してのみ共通とする構成(複数のプ レート線を有する構成)としたり、あるいは上記手段を SRAMに持たせたことに特徴がある。なお、本メモリ は、書替え回数に比べて、読み出し回数が多いシステ ム、たとえばプログラムに基づいて計算を進める場合の データやプログラム自身の格納などに適用する。

### [0005]

【作用】本発明においては、読み出し動作は、揮発性メモリ、たとえばDRAMと同様に、蓄積ノードの電圧を検知することで行われる。この電圧検知および増幅は、プレート電位およびデータ線プリチャージ電位をVcc/2に設定している効果として、分極反転を伴うことなく行われるので、強誘電体膜の劣化、および読み出し速度の低下の問題がない。しかも、その分極方向は、最も最近にむ換えられた最新の情報が保持されている。言い替えれば、蓄積ノード電位としての揮発情報と強誘電体50

膜の分極方向としての不揮発情報とが常に一致してい る。

むき換え動作時には分極反転を伴うが、その書換え 回数の制限は、たとえばエレクトリカリ・イレイサブル ·プログラマブル・リード・オンリ・メモリ (EEPR OM) において考えられている制限、10°回よりはる かに大きい10"回以上と予想されるので、多くのシス テムに問題なく適用できる。たとえば、鸖換え回数に比 べて読み出し回数が一般的に多い、プログラムに基づい て計算を進める場合のデータやプログラム自身の格納な どに適用できる。電源オフ時には、蓄積ノードの電位 が、Vccから0Vに降下する以前に、プレート電位を 速やかにVcc/2から0Vに降下させる手段を設ける ことにより、分極方向が保持され、最も最近に魯換えら れた最新の不揮発情報を残すことができる。次に電源を オンする時に、FERAMの読み出し動作にしたがっ て、強誘電体膜に分極方向として記憶された不揮発情報 をデータ線に増幅すれば、蓄積ノードの電位としての揮 発情報に変換することができる。すなわち、高集積・高 信頼性かつ高速動作の不揮発メモリを実現できる。

#### [0006]

40

【実施例】以下、本発明の一実施例を図面により説明する。

(第1の実施例) 図1は、本発明の第1の実施例におけ る強誘電体メモリのアレー構成を示す図である。本実施 例のメモリセルM1は、1つのトランジスタと1つの強 誘電体キャパシタとからなる。強誘電体キャパシタのプ レートPL1の電位は、常にVcc/2に固定される。 一方、強誘電体キャパシタの蓄積ノードST1には、揮 発情報 V c c または 0 が保持される。データ線対 D L 1 (j) およびDL1 (j) Bの電位は、プリチャージ回 路PC1(j)により、読み出し又は書き換え動作直前 まで、Vcc/2に保持される。データ線対には、記憶 情報を検知、増幅するためのセンスアンプSA1(j) が接続されている。本アレーは、電源オンの時に強誘電 体膜の分極方向を読出し、その不揮発性情報を揮発性情 報に変換するためのダミーセルDM1を有する。また、 信号線GWL 1 およびそれに接続するトランジスタは、 不揮発性情報の読み出し動作を行う際に、データ線対を 0 Vにプリチャージするために用いる。

【0007】図3は、図1のメモリセルアレーにおける記憶情報読み出し動作を示すタイミングチャートである。本実施例では、蓄積ノードST1の蓄積電圧を検知するため、まず、プリチャージ制御線PCL1の電位をVccから0にする。この結果、データ線は電位Vcc/2のフローティング状態となる。次に、ワード線WL1(i)の電位を、0からVchに上げる。ここで、VchはVccにくらベ少なくともトランジスタのしきい電圧だけ高い電位である。この結果、蓄積ノードの電位がVccであった場合には、データ線DL1(j)の電位がDL1(j)Bの電位すなわちVcc/2よりやや

6

5 高くなり、一方、0であった場合には、DL1(j)の 電位はDL1(j) Bにくらべやや低くなる。この電位 差をセンスアンプSA1(j)で検知、増幅することに より、DL1(j)の電位は蓄積ノードの電位に一致し TVccまたは0となる。DL1(j) Bの電位はDL 1(j)と反対の電位になる。なお、センスアンプを動 作させるには、センスアンプpチャネルトランジスタ制 御線SAP1、センスアンプ n チャネルトランジスタ制 御線SAN1をそれぞれVccおよび0にすれば良い。 以上の動作により、選択されたワード線WL1(i)に 10 つながるすべてのメモリセルの情報が、それぞれに接続 されたデータ線に読み出される。このうち一つのメモリ セルの情報を選択的にIO線を介して外部に読出すため には、センスアンプ選択線YS1(j)の電位を0から Vchにし、所望のデータ線をIO線に接続すれば良 い。読み出し動作を終了するには、YS1(j)の電位 をVchから0に戻した後、ワード線WL1(i)を0 に戻せば、蓄積ノードST1は情報が再售き込みされた 状態でデータ線から電気的に切り離される。PCL1を Vccに、SAP1、SAN1をそれぞれ0およびVc cに戻せば、読み出し動作前の状態となり、動作が終了 する。本実施例によれば、読み出し動作前に蓄積ノード の電位に対応して強誘電体膜に記憶されていた分極方向 は、読み出し動作中に反転することがない。なぜなら、 読み出し動作中に、分極を反転させる方向の電界が強誘 電体キャパシタにかかることがないからである。したが って、読み出し動作に伴う、強誘電体膜の劣化を避ける ことができる。また、分極反転に要する時間に起因し た、読み出し速度の低下もない。しかも、記憶情報は、 蓄積ノードの揮発情報としてだけでなく、強誘電体膜の 30 分極方向に対応した不揮発情報としても常に保持され る。したがって、いつ電源をオフしても情報が消失する ことはない。このように、本実施例によれば、高集積、 髙信頼性、髙速の不揮発メモリが得られる。

【0008】図4は、図1のメモリセルアレーにおける 情報書き換え動作を示すタイミングチャートである。本 実施例における情報の售き換えでは、蓄積ノードST1 の電位反転と共に、強誘電体膜の分極反転を行う。図4 のむき換え動作において、信号線PCL1をVchから 0に下げてからセンスアンプを動作させるまでは、図3 で説明した読み出し動作と同様である。次に、IO線に 準備した書き換え情報をメモリセルに書き込むため、信 号線YS1(j)を0からVchに上げる。この結果、 データ線対DL1(j) およびDL1(j) Bの電位が 反転する。ワード線WL1(i)は活性化された状態に あるので、上記データ線対電位反転にともなって、所望 のメモリセルの蓄積ノード電位および強誘電体膜の分極 方向が反転する。このようにして、情報のむき換えをお こなった後、図3と同様な手順で勘き換え動作を終了す る。本発明の実施例によれば、揮発情報と不揮発情報と 50 が常に一致してむき換えられるので、いつ電源をオフしても情報が消失しない、高信頼性の不揮発メモリが得られる効果がある。なお、センスアンプにラッチされた電位を信号線YS1(j)の活性化により容易に反転させるため、ワード線WL1(i)を一旦非活性にしてデータ線の負荷を軽くしてからデータ線電位を反転し、その後再度ワード線を活性化してメモリセル情報の反転を行っても良い。

【0009】図5は、図1のメモリセルアレーにおけ

る、電源オン時の不揮発性情報から揮発性情報への変換 動作を示すタイミングチャートである。本実施例では、 電源投入前には、すべての電位は0Vにある。電源オン にともなって、プレートPL1はVcc/2に、センス アンプの信号線SAP1、SAN1は0およびVccに 初期化される。また、信号線PCLの電位は、OからV ccに立ち上がり、その結果、データ線対DL1 (j)、DL1(j) Bの電位はVcc/2にプリチャ ージされる。この時、ワード線電位は0 Vを保持し蓄積 ノードST1をフローティング状態として、プレート昇 圧時に強誘電体膜の分極方向が破壊されないようにす る。プレートPL1およびデータ線対DL1(j)、D L1(i)Bの電位が確実にVcc/2の電位に安定化 したら、ワード線WL1 (i) ( $i=1, 2, \cdot \cdot \cdot$ n)を順次活性化し、蓄積ノードST1をプレートPL 1と同じVcc/2の電位として、分極情報の保持をよ り安定化する。以上の初期化動作に引き続き、不揮発性 情報から揮発性情報への変換動作に移行する。まず、ワ ード線がすべてOVの状態で、PCL1の電位をOVに し、データ線をフローティング状態にする。次に、信号 線GWL1を活性化して、データ線を0Vにプリチャー ジし再びフローティング状態にする。その後、ワード線 WL1(i)を活性化すれば、蓄積ノードST1からデ 一夕線に電流が流れ、データ線電位が上昇する。その上 昇量は強誘電体膜の分極方向に依存する。すなわち、デ ータ線電位上昇後もプレート電位の方が高いので、分極 方向は1方向に揃う。上記ワード線活性化により分極の 反転を伴う場合の方が、反転を伴わない場合に比べて、 実効的な強誘電体キャパシタ容量が大きく、その結果、 データ線電位上昇量も大きい。このデータ線電位上昇量 40 から、強誘電体膜の初期の分極方向を知ることができ る。具体的には、2つの分極状態に対応するデータ線電 位上昇量の中間値を相補データ線DL1(i)Bに発生 するダミーセルDM1を設け、データ線対DL1(j) ・DL1(j) Bの電位差をセンスアンプSA1(j) により検知、増幅すれば良い。ダミーセルのキャパシタ は、たとえば上記所望の電位上昇量を発生する適当な容 **量の常誘電体キャパシタとする。センスアンプの働きに** よりデータ線電位がVcc又は0に充電される結果、蓄 **積ノードST1には揮発性情報がむき込まれる。最後に** ワード線を非活性にした後、データ線電位をVcc/2

30

に戻して一連の動作を終了する。上記動作をワード線W  $L1(i)(i=1, 2, \cdot \cdot \cdot n)$  について順次行え ば、不揮発性情報から揮発性情報への変換動作が完了す る。本実施例によれば、情報読み出し動作に伴う強誘電 体膜の分極の反転を、電源投入時だけにすることができ るので、強誘電体膜の劣化を少なくできる。また、通常 使用時に、分極反転に要する時間に起因した読み出し速 度の低下もない。しかも、電源をオフした時点での情報 を記憶しており、次に電源をオンしたときにそれらの情 報を復活させることができる。このように、本実施例に 10 よれば、髙信頼性、高速の不揮発メモリが得られる。

【0010】図6は、図1の強誘電体メモリアレーにお ける、電源オン時にまず行うべき基本的な初期動作を示 すタイミングチャートである。本実施例では、電源オン により電源電圧が一定レベル以上に上昇したことを検知 する。これが確認されたら、プレートPL1の電圧をV cc/2に上げ、たとえば図5で説明した不揮発情報か ら揮発情報への変換作業にうつる。一方、電源がオンさ れてから少なくともプレート電位供給が終了するまでの 間は、ワード線電位は0Vに保持される。本実施例によ 20 れば、プレート電圧を昇圧するとき、蓄積ノードは必ず フローティング状態にあるので、強誘電体キャパシタに 分極方向を変化させるほどの電界がかかることがなく、 したがって電源をオンする前に強誘電体メモリに保持さ れていた不揮発記憶情報が電源オンに伴う動作により破 壊されることがない。このように、本実施例によれば、 髙信頼性の不揮発メモリが得られる。

【0011】図7は、図1の強誘電体メモリアレーにお ける、電源オフ時に行うべき基本的な終了動作を示すタ イミングチャートである。本実施例では、電源が意図 的、あるいは不測の事態によってオフ状態になったと き、電源電圧が一定レベル以下になったことを検知する 電源電圧検知回路が作動して、終了動作を開始する。ま ず、すべてのワード線WL1(i)を0Vにする。次 に、プレートPL1の電圧をVcc/2から0Vへ速や かに放電する。本実施例によれば、蓄積ノードがたとえ ばVccであったとき、蓄積ノードの電位が接合リーク 電流等によって0 Vへゆっくり放電される前にプレート 電位を0Vにすることができるので、強誘電体キャパシ 夕に分極を反転させる方向の電界がかからず、したがっ て、意図的あるいは不測の事態によって電源をオフして も、不揮発記憶情報が破壊されることがない。このよう に、本実施例によれば、簡単な終了動作で、高信頼性の 不揮発メモリが得られる。なお、一定時間電源電圧が降 下して再び回復するような、ある種のノイズに対しても 図7の動作が有効に機能し、高信頼性の強誘電体メモリ が得られる効果のあることは言うまでもない。図6及び 図7の動作に用いる電源電圧検知回路としては、たとえ ば図8の特性を持つ回路を使用すればよい。 通常の使用 電圧Vccより低い一定の電圧を境界として、その電圧 50 以下では電源電圧検知回路の出力Voutはほぼ0Vと なり、その電圧以上では電源電圧に等しくなる。具体的 回路としては、たとえば図9に示すように差動アンプを 利用して構成すれば良い。

8

【0012】図10は、図1の強誘電体メモリアレーに おけるプレート電位供給回路を示す図である。本実施例 のプレートは、nチャネル電界効果トランジスタTR を介して、Vcc/2のレベルに接続されると同時に、 pチャネル電界効果トランジスタTR:を介して、グラ ンドレベル0 Vに接続される。トランジスタの共通ゲー トは、電源と同電位のレベルの端子か、あるいは電源電 圧検知回路の出力端子に接続される。電源オンの時には 上記pチャネルトランジスタのゲート電圧はVccとな り、プレートはグランドレベルから電気的に切り離され る。電源オフとともに上記nチャネルトランジスタのゲ ート電圧は0∨になり、プレートは∨cc/2のレベル から電気的に切り離されると共に、上記pチャネルトラ ンジスタのゲート電圧がOVとなることにより、pチャ ネルトランジスタがオンしてプレート電位は速やかに0 Vに降下する。ここで、上記ゲートに負荷する寄生容量 をできるだけ小さくし、電源オフと共に速やかに0Vに なるようにする。本実施例によれば、簡単な回路で電源 オフ時にプレート電圧を速やかに0Vに降下させること ができるので、不意の電源オフ時にも強誘電体膜の分極 が反転することが無く、したがって情報が破壊されるこ とのない高信頼性の強誘電体メモリが得られる。

【0013】 (第2の実施例) 図11は、本発明の第2 の実施例における強誘電体メモリのアレー構成を示す図 である。第1の実施例(図1)においてはプレートがす べてのメモリセルに対して共通であるのに対し、図11 では共通のワード線に接続されているメモリセルに対し てのみ共通であり、複数のプレート線PL10 (i)、 PL10(i+1)から構成される。本実施例において は、通常使用時には図3及び図4と同様な方法で揮発メ モリとして用いる。一方、電源オン時の不揮発性情報か ら揮発性情報への変換動作時には、以下に説明する動作 方法により、活性化されたワード線に接続するメモリセ ルに対してそのプレート線のみを選択的に昇圧して不揮 発性情報を読出す。

【0014】図12は、図11のメモリセルアレーにお ける、電源オン時の不揮発性情報から揮発性情報への変 換動作を示すタイミングチャートである。本実施例で は、電源オン直後にはすべてのノードはグランドレベル 0 Vにある。まず、信号線SAN10をVccにしてセ ンスアンプを非活性にするとともに、接地用ワード線G WL10をVccにしてデータ線対の電位を確実に0V にする。GWL10を0Vにもどしてデータ線対をフロ ーティング状態にしたのち、ワード線WL10(i)を 活性化する。次に、上記ワード線に接続するメモリセル 群のプレート線をVcc/2に昇圧すると、強誘電体キ

10

ャパシタを介してデータ線が昇圧される。この電位昇圧 **畳は強誘電体キャパシタの分極方向に依存して異なるの** で、これを検知すれば不揮発情報を読出すことができ る。この時、相補データ線DL10(j) B側には基準 となる電圧を発生するように、図5で説明したのと同様 なダミーセルを設けておく。データ線対の微小な電圧差 は、信号線SAN10、SAP10によりセンスアンプ を活性化することにより、増幅される。最後に、ワード 線を非活性化し、センスアンプも非活性化すれば、不揮 発情報から揮発情報への変換動作が終了する。以上の変 10 換動作を、すべてのワード線WL10(i)(i=1. 2・・・n) についておこなえば、すべての不揮発情報 を揮発情報に変換することができる。ただし、電源投入 後、2回目以降のワード線活性化においては、図12に おいて点線で示したように、信号線SAP10をVcc から0に下げる必要がある。また、図12においては、 1つのワード線についての変換動作の終了の度に、信号 線PCL10を活性化し、データ線をVcc/2にプリ チャージしている。これにともない、2回目以降のワー ド線活性化においては、図12において点線で示したよ 20 うに、まず、PCL10を非活性化し、次にGWL10 を活性化してデータ線電位をVcc/2から0に下げる 必要がある。しかし、1つのワード線についての変換動 作の終了の度に、必ずしも信号線PCL10を活性化す る必要はない。本実施例によれば、プレート線を昇圧す る際には、それにつながる強誘電体キャパシタの分極方 向を必ず検知することになるので、不揮発情報から揮発 情報への変換動作を安定に行える効果がある。すなわ ち、ある強誘電体キャパシタの不揮発情報を読み出して いる間に、非選択の強誘電体キャパシタの情報が破壊さ 30 れる必配がまったくない。

【0015】 (第3の実施例) 図13は、本発明の第3 の実施例における強誘電体メモリのアレー構成を示す図 である。本実施例の強誘電体メモリに揮発情報を蓄える ときには、1つのメモリセルを1つの記憶単位とするの に対し、不揮発情報を蓄えるときは、2つのメモリセル を1つの記憶単位とする。そして、2つのメモリセルの 強誘電体キャパシタには逆方向の分極が記録される。不 揮発情報の読み出しは、図5の動作方法と同様に行われ る。ただし、ダミーセルは用いず、2つのメモリセルに 40 ートである。 接続するワード線WL12 (i)、WL12 (i+1) を同時に活性化する。読み出された不揮発情報は揮発情 報として2つのメモリセルに相補的に変換される。 すな わち、それぞれの強誘電体キャパシタの分極方向に対応 した蓄積電圧となる。揮発メモリとしての通常動作時に は、2つのうち1つのメモリセル記憶情報だけで十分な ので、他の1つのメモリセルは、一時的な計算にのみ必 要で不揮発情報として残す必要がない記憶情報を蓄える のに用いることができる。本実施例によれば、不揮発情 報を読出す際のダミーセルが不要であり、不揮発メモリ 50

としての動作をより安定に行える。

【0016】 (第4の実施例) 図14は、本発明の第4 の実施例における強誘電体メモリセルを示す図であり、 スタティック・ランダム・アクセス・メモリ(SRA M) に類似の構成を持つ強誘電体メモリを構成するもの である。本実施例では、フリップフロップで構成される 相補的な記憶ノード、ST13およびST13Bには、 それぞれ強誘電体キャパシタが接続される。強誘電体キ ャパシタのプレート電圧は電源電圧のほぼ半分の値Vc c/2である。本実施例によれば、ST13およびST 13日の電圧としての揮発情報を読出すときには、強誘 電体キャパシタの分極は反転しない。揮発情報を書き換 えるときに分極方向も同時に反転する。したがって、揮 発情報は強誘電体キャパシタの分極方向としての不揮発 情報と常に一致しており、電源をいつオフしても情報を 残すことができる利点がある。また、分極反転は情報書 替え時だけの最小限に抑えられるので、強誘電体膜の疲 労を少なくでき、高信頼性の強誘電体メモリが得られ る。

#### [0017]

【発明の効果】本発明によれば、高集積・高信頼性かつ 高速の強誘電体メモリが提供される。

【図面の簡単な説明】

【図1】本発明の第1の実施例における強誘電体メモリのアレー構成を示す図である。

【図2】従来の強誘電体メモリのアレー構成を示す図である。

【図3】図1のメモリセルアレーにおける記憶情報読み 出し動作を示すタイミングチャートである。

【図4】図1のメモリセルアレーにおける情報書き換え 動作を示すタイミングチャートである。

【図5】図1のメモリセルアレーにおける、電源オン時の不揮発性情報から揮発性情報への変換動作を示すタイミングチャートである。

【図6】図1の強誘電体メモリアレーにおける、電源オン時にまず行うべき基本的な初期動作を示すタイミングチャートである。

【図7】図1の強誘電体メモリアレーにおける、電源オフ時に行うべき基本的な終了動作を示すタイミングチャートである

【図8】本発明の第1の実施例における電源電圧検知回 路の出力特性を示す図である。

【図9】本発明の第1の実施例における電源電圧検知回路の構成を示す図である。

【図10】本発明の第1の実施例におけるプレート電位 供給回路の構成を示す図である。

【図11】本発明の第2の実施例における強誘電体メモリのアレー構成を示す図である。

【図12】図11のメモリセルアレーにおける、電源オン時の不揮発性情報から揮発性情報への変換動作を示す

タイミングチャートである。

【図13】本発明の第3の実施例における強誘電体メモリのアレー構成を示す図である。

11

【図14】本発明の第4の実施例における強誘電体メモリセルを示す図である。

## 【符号の説明】

DLn(j) データ線

WLn(i) ワード線

WLn (i) B 相補ワード線

DWLn ダミーワード線

DWLnB 相補ダミーワーザ線

GWLn 接地用ワード線

PCn(j) プリチャージ回路

PCLn プリチャージ制御線

SAn(j) センスアンプ

SAPn センスアンプァチャネルトランジスタ制御線 SANn センスアンプァチャネルトランジスタ制御線

12

SANn センスアンプ n チャネルトランジスタ制御線

IOn 入出力線

IOnB 相補入出力線

YSn(j) センスアンプ選択線

Mn メモリセル

STn 蓄積ノード

DMn ダミーセル

10 PL10(i) プレート線

DPL10 ダミープレート線


TR、 nチャネル電界効果トランジスタ

TR: pチャネル電界効果トランジスタ


【図1】

【図2】


【図7】








【図11】



【図13】



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

(72)発明者 中込 儀延

H 0 1 L 27/105

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 青木 正和

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内